Brittiska Signaloid presenterar nu en ny CO-ASIC för fysisk AI och robotik med fokus på extrema prestanda per watt. Chipet förväntas leverera upp till 1000 gånger bättre prestanda per watt vid viktiga fysiska AI-arbetsbelastningar.
Chipet lanserades som tape-out tillsammans med TSMC och i samarbete med IC-Link av imec och Cadence. ASIC:n, som bygger på Signaloids UxHw-teknik, kompletterar företagets molnplattform och FPGA-baserade hårdvarumoduler, som enligt bolaget redan nu levererar stora hastighetsökningar för kvantitativa finans- och engineeringsimuleringar. Leverans av tekniska prover till den första kunden är planerad under tredje kvartalet 2026, och ytterligare FPGA-baserade system som implementerar ASIC:s RTL-design (register-transfer-level) diskuteras för driftsättning i Storbritannien och Schweiz senare under 2026.
Till skillnad från konventionella processorer och grafikprocessorer, som använder imponerande mängder ren beräkningskraft över tusentals beräkningskärnor, för att lösa problem som kräver iterativa randomiserade variationer, bygger Signaloids UxHw på nya matematiska tekniker för att omstrukturera beräkningar dynamiskt för att uppnå samma resultat samtidigt som de enligt företaget ofta använder 1000 gånger (eller mer) mindre energi.
– De typer av beräkningsarbetsbelastningar som Signaloids UxHw är utformad för genomsyrar många aspekter av robotik, fysisk AI, ingenjörskonst och kvantitativ finans. C0-ASIC tog lärdomarna vi har dragit av att leverera våra binäröversättningsbaserade och FPGA-implementeringar av UxHw och göra en så effektiv kiselimplementering som möjligt. Den ytterligare stegvisa förändringen i effektivitet kommer att möjliggöra ännu mer avancerade algoritmer som effektiva probabilistiska och Bayesianska metoder inom robotik, vilket i sin tur kan möjliggöra mer anpassningsbar och motståndskraftig fysisk AI, säger Phillip Stanley-Marbell, grundare och vd för Signaloid.
