Forsknings- och innovationsorganisationen imec visar för första gången upp en 3D-implementering av en CCD-minnesenhet med IGZO-kanal. Världspremiären sker på den pågående 2026 IEEE International Memory Workshop (IMW). Enheten har en 3D NAND-liknande arkitektur som banar väg för en kostnadseffektiv minneslösning med hög bitdensitet.
Den funktionella 3D CCD-enheten består av vertikala minneshål borrade genom en stapel av 3 ordlinjer, som fungerar som fasgrindar. Överföring av laddningar (som utgör bitarna) över grindarna kunde demonstreras med en överföringshastighet på >4 MHz. Möjligheten att bearbeta CCD-enheten i en 3D NAND Flash-arkitektur skall säkerställa en kostnadseffektiv tillverkning och bitdensiteter som överstiger DRAM-gränsen. Detta gör den blockadresserbara 3D CCD-enheten till ett attraktivt Compute Express Link (CXL) typ 3-buffertminne för AI-användningsfall – utformat för att mata flera processorer med stora datablock via en CXL-switch med hög bandbredd.
AI:s omättliga minneshunger sätter betydande press på DRAM-baserad minnesteknik, som i allt högre grad kämpar för att upprätthålla trendlinjen för kostnad per bit-skalning. Minnesindustrin utforskar därför alternativa, mer kostnadseffektiva minneslösningar som kan komplettera DRAM och DRAM-baserat högbandbreddminne (HBM) för AI-specifika arbetsbelastningar. Parallellt har nya minnesgränssnitt dykt upp som möjliggör effektivare användning av huvudminnesresurserna jämfört med traditionella DDR-bussar (double data rate). Ett av dessa är imecs CXL, ett minnesprotokoll utformat för att göra stora minnespooler tillgängliga för flera processorer via en CXL-switch med hög bandbredd. Dessa så kallade CXL typ 3-buffertminnen har andra specifikationer än DRAM, vilket enligt imec erbjuder en utmärkt möjlighet för introduktion av ny minnesteknik.
År 2024 introducerade imec konceptuellt 3D CCD med en IGZO-kanal – vilket erbjuder lovande möjligheter att användas som ett CXL typ-3 buffertminne – och demonstrerade minnesdrift på ett 2D-proof-of-concept. Maarten Rosmeulen, programchef för lagringsminne på
– Potentialen för denna CCD-enhet att användas som ett buffertminne ligger i dess förmåga att integreras i en 3D NAND Flash-strängarkitektur – det mest kostnadseffektiva sättet att uppnå en skalbar, hög bitdensitet som uppskattas gå långt bortom DRAM-gränsen. Vi visar nu för första gången en funktionell 3D-implementering med en 3-ordslinjestruktur, vilket uppnår vertikala IGZO-kanaler med dimensioner jämförbara med vad som kan uppnås för 3D NAND (dvs. minneshål med en diameter på 80-120 nm), säger Maarten Rosmeulen, programchef för lagringsminne på imec.
I 3D-enheten integreras CCD-registren – eller strängarna – i vertikalt justerade kontakter, vilka borras genom 3-ordslinjestacken med hjälp av en 3D NAND-inspirerad ”punch-and-plug”-process. De horisontella ordlinjerna fungerar som grindar och bestämmer en serie bitar i varje sträng. Dessa bitar är baserade på laddningar, som kan överföras seriellt och lagras över grindarna med hjälp av ett pulserande spänningsschema.
– Vi uppnår tillförlitlig laddningsöverföring längs den vertikala IGZO-kanalen vid hastigheter över 4 MHz. Antalet laddningar som överförs per cykel mättes till några tusen, vilket är tillräckligt för lagring på en bit eller till och med flerbitar i verkliga minnesapplikationer. Till skillnad från byte-adresserbara DRAM är vår 3D CCD-enhet utformad för att ge dataåtkomst på blocknivå, vilket är bättre lämpat för moderna AI-arbetsbelastningar. Dessa resultat, i kombination med obegränsad uthållighet, lång datalagring (säkerställt av IGZO-kanalmaterialet) och lågspänningsdrift (på grund av minnesoperationens laddningsbaserade natur) för 3D CCD-tekniken ett steg närmare buffertminnesimplementeringar. I det pågående arbetet fokuserar vi på att utöka antalet ordrader och optimera avläsningssteget i vårt 3D CCD-buffertminne. Vi är nu redo att ta vår 3D CCD-enhetsteknik till nästa nivå med industripartners och fullt ut frigöra dess potential för AI-minnesapplikationer,säger Maarten Rosmeulen.
