Cadence Design Systems meddelar idag lanseringen av vad företaget hävdar är branschens första multiprotokoll DDR4 och LPDDR4 IP (intellectual property)-lösning. Cadence DDR-controller och PHY IP kan skalas upp till 3200 Mbit/s.
Skalningen ska ge flexibilitet för konstruktörer att enkelt dra nytta av produkter med högre DDR4 och LPDDR4 DRAM-prestanda, när dessa blir tillgängliga, utan att behöva göra om sina System on Chip (SoCs). Med en enda multiprotokoll IP kan konstruktörer ta itu med förändrade minnes- och systemkostnadskrav för specifika konsument- mobil- och företagsapplikationer och att migrera från DDR4 till LPDDR4 kan ske efter det att en SoC redan har konstruerats, enligt Cadence.
Mer info finns via den här länken.
